fpga相关资源

vivado有三种不同的IP核,每种IP核支持的协议和功能也是不一样的.
7Series Integrated Block for PCI Express → 对应的用户接口为 AXI4-Stream
AXI Memory Mapped To PCI Express → 对应的用户接口为AXI4
DMA/Bridge Subsystem for PCI Express(PCIe) → 对应用户接口为AXI4或者AXI4-stream

AXI4 接口 (AMBA 4.0) 分 3 种类型:
AXI4 (AXI4-Full):用于满足高性能存储器映射需求。
AXI4-Lite:用于简单的低吞吐量存储器映射通信(例如,往来于状态寄存器的通信)。
AXI4-Stream:用于高速流传输数据。

链路层为pcie - 主要为7 Series ip核
事务层为axi-stream - 7 Series ip核实现了协议TLP的接口
应用层为PIO - 接收发送解析TLP

Vivado18.2 PCIE ip核IO协议详细介绍
https://blog.csdn.net/weixin_46062412/article/details/116459454

【PG054】7 Series Integrated Block for PCI Express IP核的学习
https://blog.csdn.net/lum250/article/details/120659003

PCIe基础知识及Xilinx相关IP核介绍
https://blog.csdn.net/lum250/article/details/124550415

Xilinx的Vivado中,有三种方式可以实现PCIE功
https://zhuanlan.zhihu.com/p/144031530?utm_source=wechat_session

PCIE实现PIO模式寄存器读写调试记录
https://blog.csdn.net/hy_520520/article/details/123680927

PCIe学习(一):PCIe基础及生成PIO例程分析
https://xilinx.eetrend.com/content/2018/100014070.html

PC机PCI-E3.0接口速率计算

https://blog.51cto.com/zhangchengjie/2430850

PCI_PCIe_miniPCIe规格说明

https://www.cnblogs.com/embedded-linux/p/12077896.html

PCIe简介及引脚定义

https://blog.csdn.net/maopig/article/details/122410554

//sdram ddr3讲解
71_实战篇:DDR3读写实验(第一讲)

//开始程序设计
77实战篇:DDR3读写实验(第八讲)
Xilinx Documentation Navigator


fpga相关资源
http://blog.uanet.cn/EMBEDDED/fpga相关资源.html
作者
dnsnat
发布于
2022年11月21日
许可协议