S3C2440之存储控制器(sdram)

img 一、S3C2440地址空间 ** 1.1全部地址空间 ** 外设1GB :0x00000000 ~ 0x40000000 Bank0Bank7 外设控制寄存器 :0x48000000 ~ 0x5B00001C 剩下没使用 : **1.2 存储控制器寄存器地址 ** img **1.3 存储控制器外接设备(也能说明功能) ** Nor Flash、IDE接口、网卡、扩展串口芯片、SDRAM。 **二、存储控制特性 ** 支持小字节序、大字节序(通过软件选择) 注:CPU主要是通过控制器设置连接内存等设备,是CPU获取数据的主要工具。 所以此处有必要考虑大小字节序的问题。 每个BANK的地址空间为128MB,总共1GB(8BANKs) 可编程控制的总线位宽(8/16/32bit),BANK0只能选择两种位宽(16/32-bit); 总共8个BANK,BANK0BANK5可以支持外接ROM、SRAM等,BANK6BANK7 除可以支持ROM、SRAM外,还支持SDRAM等; BANK0BANK6共7个BANK的起始地址是固定的; BANK7的地址地址可编程选择; BANK6、BANK7的地址空间大小是可编程控制的; 每个BANK的访问周期均可编程选择; 可以通过外部的”wait”信号延长总线的访问周期; 在外接SDRAM时,支持自刷新(self-refresh)和省电模式(power down mode)。 imgimg 三、存储控制器的寄存器 ** 3.1寄存列表(共13个) ** BWSCON 位宽和等待控制寄存器(BUS WIDTD&WAIT CONTROL REGISTER) BANKCONx BANK控制寄存器BANKCONx(BANK CONTROL REGISTER, x为05) BANKCONx BANK控制寄存器BANKCONx(BANK CONTROL REGISTER, x为67) REFRESH 刷新控制寄存器(REFRESH CONTROL REGISTER) REFRESH BANKSIZE寄存器(BANKSIZE REGISTER) MRSRBx SDRAM模式设置寄存器(SDRAM MODE REGISTER SET REGISTER,x为6~7) 四、SDRAM实战 ** 4.1 SDRAM特性 ** img 4.3 S3C2440和SDRAM连接方式 ** img 通过以上连接方式可产生以下信号: img 4.2 访问SDRAM步骤 ** 发出的片选信号nSCS0有效,它选中SDRAM芯片。 SDRAM中有4个L-Bank,需要两根地址信号来选中其中一个, 从以上可知使用ADDR24、ADDR25作为L-Bank的选择信号。 对被选中的芯片进行统一的行/列(存储单元)寻址。 找到了存储单元后,被选中的芯片就要进行统一的数据传输了。 4.3 说明 ** 在实际的应用场景中,需要根据控制器寄存器的功能和实际芯片做相应配置。我暂时认为,S3C2440的控制器寄存器是固定的,也有很多的配置示例。所以我们只要在已有的参考代码上修改我们相应的不同的地方即可。存储控制器也是标志性的SOC比MCU多出来的操作部分吧。因为MCU都已经集成到了芯片内,大家代码有一样。所以移植时,很少考虑此部分。 有个一直用单片的同事问题我,学移植有什么干什么呀?不是都集成好的么。我想如果接触了SOC+linux的移植后,就会理解了。SOC的sdram等接在芯片外。并且理解linux内核框架也不是易事。所以把两个融会贯通确实需要些精力的。 4.4 SDRAM代码示例 [mw_shl_code=c,true]@*************************************************** @ File:head.S @ 功能:设置SDRAM,将程序复制到SDRAM,然后跳到SDRAM继续执行 @************************************************************************* .equ MEM_CTL_BASE, 0x48000000 .equ SDRAM_BASE, 0x30000000 .text .global _start _start: bl disable_watch_dog @ 关闭WATCHDOG,否则CPU会不断重启 bl memsetup @ 设置存储控制器 bl copy_steppingstone_to_sdram @ 复制代码到SDRAM中 ldr pc, =on_sdram @ 跳到SDRAM中继续执行 on_sdram: ldr sp, =0x34000000 @ 设置堆栈 bl main halt_loop: b halt_loop disable_watch_dog: @ 往WATCHDOG寄存器写0即可 mov r1, #0x53000000 mov r2, #0x0 str r2, [r1] mov pc, lr @ 返回 copy_steppingstone_to_sdram: @ 将Steppingstone的4K数据全部复制到SDRAM中去 @ Steppingstone起始地址为0x00000000,SDRAM中起始地址为0x30000000 mov r1, #0 ldr r2, =SDRAM_BASE mov r3, #41024 1: ldr r4, [r1],#4 @ 从Steppingstone读取4字节的数据,并让源地址加4 str r4, [r2],#4 @ 将此4字节的数据复制到SDRAM中,并让目地地址加4 cmp r1, r3 @ 判断是否完成:源地址等于Steppingstone的未地址? bne 1b @ 若没有复制完,继续 mov pc, lr @ 返回 memsetup: @ 设置存储控制器以便使用SDRAM等外设 mov r1, #MEM_CTL_BASE @ 存储控制器的13个寄存器的开始地址 adrl r2, mem_cfg_val @ 这13个值的起始存储地址 add r3, r1, #52 @ 134 = 54 1: ldr r4, [r2], #4 @ 读取设置值,并让r2加4 str r4, [r1], #4 @ 将此值写入寄存器,并让r1加4 cmp r1, r3 @ 判断是否设置完所有13个寄存器 bne 1b @ 若没有写成,继续 mov pc, lr @ 返回 .align 4 mem_cfg_val: @ 存储控制器13个寄存器的设置值 .long 0x22011110 @ BWSCON .long 0x00000700 @ BANKCON0 .long 0x00000700 @ BANKCON1 .long 0x00000700 @ BANKCON2 .long 0x00000700 @ BANKCON3 .long 0x00000700 @ BANKCON4 .long 0x00000700 @ BANKCON5 .long 0x00018005 @ BANKCON6 .long 0x00018005 @ BANKCON7 .long 0x008C07A3 @ REFRESH .long 0x000000B1 @ BANKSIZE .long 0x00000030 @ MRSRB6 .long 0x00000030 @ MRSRB7[/mw_shl_code]

控制器


S3C2440之存储控制器(sdram)
http://blog.uanet.cn/EMBEDDED/mini2440/S3C2440之存储控制器(sdram).html
作者
dnsnat
发布于
2022年5月30日
许可协议